Недостатък на кл.“В“ е че в режим на мълчание транзисторите са запушени и когато се появи входен сигнал, те се отпушват като променят съществено всички свои параметри, което неминуемо се отразява върху сигнала. Най-неприятното явление е появата на т.н. „степенка“. На транзисторите се налага мигновенно да се отпушват при всяко преминаване през нулата. Мощните транзистори имат голям входен капацитет, който натрупва голям заряд, особено когато са дълбоко запушени. Освен това, тъй като реалния товар почти винаги има реактивна компонента, тока не е нула при нулево напрежение. Това налага транзисторите да могат да отдават достатъчно голям ток, когато се намират в почти запушено състояние. Предимство на класа е, че има висок К.П.Д. и не изисква големи радиатори. В клас „А“ транзисторите никога не се запушват, но разсейваната мощност е твърде голяма. За това като компромис най-често се използва кл. “А-В“. Тук трудността е в постигането на термична стабилност, а като както е известно полупроводниците са температурно зависими. Биполярните транзистори имат отрицателен температурен коефициент -2 mV/˚C. На фиг.1 е показана най-често използваната конфигурация на изходно стъпало. Фиг.1
Нека схемата да работи в кл.“А-В“. В режим на покой през транзисторите протича начален ток Io, a постоянното напрежение меду двете бази е стабилизирано. През положителната полувълна, горния транзистор увеличава многократно тока си, а долния също многократно намалява своя. Може да се докаже че: Ic1 . Ic2 = Io2 от където: Ic1 = Io2/Ic2 Вижда се че ако единия транзистор увеличи тока си 50 пъти спрямо началния, другия намалява своя 50 пъти. Например при начален ток Io = 0.1 А, ако през „дърпащия“ транзистор протече ток Ic1 = 50. 0.1 =5А, „бутащия“ ще работи с Ic2 = 0.1/50 = 2 mA. За постигане обаче на температурна стабилност, а и за изравняване на колекторните токове при паралелно включени транзистори, в емитерите се свързват нискоомни резистори 0.1 до 0.3 Ω както е показано на фиг.2:
Фиг.2

Ако схемата работи при същите условия, то когато през отпушения транзистор протече ток 5А, върху емитерния му резистор ще се получи пад на напрежение. Ако резистора е 0.1Ω, този пад е 500mV. Тъй като напрежението между базите е фиксирано, то с толкова миливолта ще се намали предапрежението на „бутащия“ транзистор. Очевидно е че през него няма да протичат 2 mA , а той ще бъде дълбоко запушен. Това е цената за изравняването и термостабилизацията. Очевидно между базите на крайните транзистори, преднапрежението трябва да се променя по определен закон в зависимост от товарния ток, т.е. биаза трябва да е регулируем. Този проблем се оказа доста костелив орех. През 70-те години се имаше няколко доста сложни и не до там съвършенни решения но едва през 1981г. в бр.3 на сп. AES се появи публикацията „New biasing circuit for clas B operation” от Susumu Tanaka. Предложените в статията схеми показани на фигури 3, 5 и 7 бяха приложена успешно във фабрични разработки. Използвайки активен биаз, различните фирми обявиха с рекламна цел усилвателите си като „New klass A”, “Super-A” и „Non switching”. Характерно за активния биаз е че преднапрежението между базите на двете рамена на двутактното стъпало се променя в зависимост от товарния ток, като не допуска „бутащото“ рамо да се запуши, остава в активен режим, запазва бързодействието си и може да отдаде ток дори при преминаване през нулата.. По този начин ефекта от степенката до голяма степен се преодолва. Връзката между тока и напрежението на един p-n преход, какъвто е базисния, се дава с израза: IC = IS.e U be / Ut където: Ut = kT/q = 25,5 mV - при стайна температура Ut – топлинен потенциал k = 1.38 .10-23 - константа на Болтцман Т - температурата в гр. Келвин q = 1.602.10 -19 заряд на електрона От горната формула може да се изведе: ΔU = Ut. ln(k) - тук (k) показва колко пъти нараства тока, а ΔU е нарастването на напрежението върху прехода. Удвояването на тока повишава напрежението върху прехода със 17.4 mV, а удесеторяването – с 58.7 mV. Да разгледаме 11 транзисторния биаз на фиг.3. Когато се увеличи тока през транзистора TRa, се увеличава напрежението между базата и емитера и падението на напрежение върху Ra, което довежда до увеличаване напрежението между т.А и т.С. Нарастването на това напрежение довежда до нарастване на тка през TR6, TR8, TR10 и резистора R3. Тъй като TR6 и TR4 образуват токово огледало, то същото нарастване на тока ще се получи и през R1. Когато са равни стойностите на R1 и R3, нарастването на напрежението върху R1 ще е равно на нарастването на напрежението А-С. Така се постига напрежително разпъване между А-В и не се отнема биазно преднапрежение от неактивното рамо. В същото време в другото рамо се намалява преднапрежението т.В-т.С, но в много по-малка степен. По същество става въпрос за положителна обратна връзка, което затруднява термичната компенсация.
Фиг.3 11 транзисторен биаз
Тази схема е използвана в усилвателя A-X5 на JVC, показн на фиг.4.
Фиг.4 усилвател A-X5 на JVC
Друга по-икономична 6-транзисторна конфигурация е показана на фиг.5. Транзисторите TR5 и TR6 работят като генератори на ток, създаващи константни напрежения Е1 и Е2. Схемата работи подобно на предишната. Нарастването на напрежението база-емитер на Tra и върху Ra, довежда до увеличаване на напрежението м-у т.А и т.С, което довежда до увеличаване тока през R1 и TR3. Същевременно се намалява тока през TR1, като сумарния ток на TR1 и TR3 се запазва, защото се определя от стоящия над тях генератор нас ток. Увеличаването напрежението върху R1 е адекватно на увеличението между т.А и т.В и съответно се получава напрежително нарастване между т.А и т.В, независимо от малкото спадане на биаза от неактивното рамо. Фиг.5 6-транзисторен биаз
Така не се допуска краен транзистор да се запуши и схемата работи подобно на кл.А, като не се генерира степенка дори без ООВ. И тук биазната автоматика работи като положителна обратна връзка с дълбочина под единица. Малко модифицирана схемната конфигурация се използва от SANYO в интегралната схема STK8250 показана на фиг.6 и се използва в някои стъпала на Grudig. Фиг.6 Третата и най-икономична 2-транзисторна схема, описана в статията, е показана на фиг.7.




Фиг.7 дву транзисторен биаз
Да предположим че проводящия транзистор е TRa, а непроводящия е TRb. Когато проводящия се натовари, увеличава напрежението си база-емитер и напрежението върху емитерния си резистор Ra. Това повишава потенциала на т. D спрямо т. C, увеличава се тока през D1, но увеличаването на напрежението върху него е много по-малко, поради малкото му динамично съпротивление. В същото време се намалява напрежението между т.Е и т.С. С почти същата стойност намалява напрежението върху D2, понеже той е с повишено динамично съпротивление. В крайна сметка се понижава напрежението между базите на TR1 и TR2 и от там и тока през тях, а като следствие се увеличава напрежението между т.А и т.В. Така не се допуска запушване на непроводящия транзистор и поява на степенка. Други публикаций по проблема, публикувани в AES могат да се видят тук. Обсъждане на статията може да правите тук